AMR: Architektura - funkce

AMR: Architektura - funkce - použití XI.
… Audio Codec ´97: další významné registry
© 2002 Simon Cihelník
[email protected]
Dnešní pokračování se věnuje popisu
ostatních významných registrů AC´97.
Risery
&
seriál
všech
Na offsetu 5Ah až 7Ch jsou umístěny registry pro údaje výrobce (Vendor Reserved Register). Prostor
v 5Ah až 5Fh a 70h až 7Ah je vyčleněn pro specifické využití výrobce AC´97 kodeku. Některé
specifické registry mimo tato pole jsou diskutovány dále.
Dva registry 7Ch až 7Eh jsou určeny pro Microsoft Plug-and-Play (PnP) VID (Vendor ID) a VSD
(Vendor Specific Device). Stejně jako u VID a VSD registrů v případech jiných PC kompatibilních
zařízení je trojice byte (Fx, Sx, Tx) dekódována ASCII jako VID. DEV[7:0] slouží k identifikaci VSD
(Device ID pro daný kodek). PnP nemá u AMR význam, ovšem situace je jiná směrem k riserovým
kartám druhé generace (CNR a ACR), které PnP podporují.
offset
název
D15
D14
D13
D12
D11
D10
D9
D8
D7
D6
D5
D4
D3
D2
D1
D0
defaultně
7Ch
7Eh
Vendor ID1
F7
F6
F5
F4
F3
F2
F1
F0
S7
S6
S5
S4
S3
S2
S1
S0
není
Vendor ID2
T7
T6
T5
T4
T3
T2
T1
T0
DEV7
DEV6
DEV5
DEV4
DEV3
DEV2
DEV1
DEV0
není
Významnou úlohu mají některé registry 60h až 6Eh. První registr na offsetu 60h je registr třídy kodeku.
Pole CL[4:0] slouží pouze výrobci k zajištění softwarové kompatibility. Pole RV[7:0] je identifikátor
revize kodeku. Další dva registry mají značný význam u riserových karet podporujících enumeraci.
Registr PCI SVID (62h), tedy PCI Subsystem Vendor ID slouží k definici výrobce daného subtypu
audio&modem zařízení jako ACR nebo CNR karet nezávisle na PCI Vendor ID, popř. VID AC´97
kodeku nebo DC´97 kontroléru. U AMR nemá PCI SVID význam. PCI SID registr (64h) slouží podobně
k identifikaci subtypu audio&modem zařízení jako ACR nebo CNR karet nezávisle na PCI Vendor ID,
popř. VID AC´97 kodeku nebo DC´97 kontroléru. I v tomto případě nemá PCI SID pro AMR význam.
offset
název
D15
D14
D13
D12
D11
D10
D9
D8
D7
D6
D5
D4
D3
D2
D1
D0
defaultně
60h
Codec Class / Rev.
x
x
x
CL4
CL3
CL2
CL1
CL0
RV7
RV6
RV5
RV4
RV3
RV2
RV1
RV0
není
offset
název
D15
D14
D13
D12
D11
D10
D9
D8
D7
D6
D5
D4
D3
D2
D1
D0
defaultně
62h
64h
PCI SVID
PVI15
PVI14
PVI13
PVI12
PVI11
PVI10
PVI9
PVI8
PVI7
PVI6
PVI5
PVI4
PVI3
PVI2
PVI1
PVI0
není
PCI SID
PI15
PI14
PI13
PI12
PI11
PI10
PI9
PI8
PI7
PI6
PI5
PI4
PI3
PI2
PI1
PI0
není
Literatura: (url jsou z 15.11.2002)
[1] www.intel.com
1